



Fundamentos de Computadores

1º curso del Grado en Ingeniería Informática

Convocatoria de Diciembre (15-12-2020)

APELLIDOS: _____
NOMBRE: _____ DNI Nº: _____ GRUPO: _____

1 (5 puntos).- Para disminuir la ingesta de cafeína durante el periodo de exámenes, un grupo de alumnos de la ETSI han decidido diseñar un "café electrónico", cuyo objetivo es detectar si el alumno se queda dormido mientras estudia por la noche. En caso de que esto ocurra, el dispositivo deberá hacer sonar una alarma **D** para despertarle, o no, dependiendo de la hora que sea.

Para detectar si el alumno está distraído, se colocará un circuito detector de movimientos en su muñeca, de modo que si ésta permanece quieta durante más de 10 minutos, se activará la señal **Q10** (Quieto 10 minutos). Esto será una señal inequívoca de que el alumno no está estudiando, ya que durante 10 minutos no ha movido la mano para escribir, ni para pasar de página, ni siquiera para rascarse.

Sin embargo, la activación de la señal Q10 anterior no siempre provocará un toque de atención sobre alumno. Si ocurre entre las 4:00 AM y las 6:00 AM, no se le avisará, para permitirle descansar un poco.

Por otro lado, independientemente de la hora, si el alumno lleva media hora con la cabeza apoyada en la mesa, siempre se le despertará, para que decida si desea seguir estudiando o realmente quiere irse a dormir en la cama y no hacerlo sobre la mesa. La señal que se activa cuando el alumno lleva media hora totalmente quieto en esta posición se llama **Q30** (Quieto 30 minutos).

En resumen, las señales que influyen sobre el sistema son las siguientes:

- **Q30:** Vale '1' si el alumno lleva 30 minutos o más quieto sobre la mesa. Si no, vale '0'.
- **Q10:** Vale '1' si el alumno lleva 10 minutos o más sin mover la muñeca. Si no, vale '0'.
- **M6:** Vale '1' si son más de las 6:00 AM. Si no, vale '0'.
- **M4:** Vale '1' si son más de las 4:00 AM. Si no, vale '0'.


La señal de salida del circuito **D** adoptará un nivel alto en caso de que sea necesario despertar al alumno.

Se pide:

- a) Representar la tabla de verdad del circuito que controla la señal D, colocando las variables de entrada en el siguiente orden: **Q30 Q10 M6 M4**. **(2 puntos)**
- b) Obtener la expresión mínima de la función de salida en forma suma de productos. **(0.5 puntos)**
- c) Transformar la expresión obtenida en el apartado b para que pueda ser implementada usando únicamente puertas NAND y representar el diagrama lógico correspondiente. **(0.5 puntos)**
- d) Transformar la expresión obtenida en el apartado b para que pueda ser implementada usando únicamente puertas NOR y representar el diagrama lógico correspondiente. **(0.5 puntos)**
- e) Implementar la función D mediante un multiplexor del menor tamaño posible. **(0.5 puntos)**

- f) Escribir un módulo VHDL que represente el circuito a partir de la tabla de verdad utilizando una estructura **case**. (1 punto)

2 (5 puntos).- Una vagoneta se desplaza longitudinalmente sobre dos raíles, tal como se muestra en la siguiente figura.



Para automatizar el movimiento de dicha vagoneta se han instalado los siguientes elementos:

- Cuatro pulsadores **E, F, G y H**, que proporcionan niveles altos mientras son presionados.
- Un sensor **R**, fijado al chasis de la vagoneta, cuya salida adopta un nivel alto mientras la rueda izquierda se encuentra en su posición de reposo, es decir, mientras la leva que posee dicha rueda está situada frente a dicho sensor, como ocurre en la figura.
- Un sistema de tracción que desplaza la vagoneta a la izquierda y a la derecha al activar sus señales de control **I y D**, respectivamente.

El control del movimiento de la vagoneta se llevará a cabo de la forma siguiente:

- El operador nunca activará varios pulsadores simultáneamente.
- Si el operador activa un pulsador mientras la vagoneta está en movimiento, dicha pulsación será ignorada. Es decir, las activaciones de los pulsadores sólo tendrán efecto si se realizan estando la vagoneta parada.
- Al activar el pulsador **E**, si la rueda se encuentra en su posición de reposo, ésta deberá girar una vuelta completa hacia la izquierda, y si no lo está, deberá girar hacia la izquierda hasta alcanzar la posición de reposo.
- Si el operador pulsa el botón **F**, la vagoneta se desplazará hacia la izquierda mientras éste mantenga activado dicho pulsador y se detendrá inmediatamente al cesar la pulsación.
- Al activar el pulsador **G**, si la rueda se encuentra en su posición de reposo, ésta deberá girar una vuelta completa hacia la derecha, y si no lo está, deberá girar hacia la derecha hasta alcanzar la posición de reposo.
- Si el operario pulsa el botón **H**, la vagoneta se desplazará hacia la derecha mientras éste mantenga activado dicho pulsador y se detendrá inmediatamente al cesar la pulsación.

Realizar el diseño de una máquina de tipo MOORE que controle el movimiento de la vagoneta mediante el empleo de un REGISTRO y un sistema combinacional, representando:

- a) El diagrama de estados del sistema. (3.5 puntos)
- b) La tabla de estados del sistema. (1 punto)
- c) El diagrama lógico del sistema, representando el sistema combinacional mediante un bloque. (0.5 puntos)

Ejercicio 1

a) Tabla de verdad del circuito.

Q30	Q10	M6	M4	D
0	0	0	0	0
0	0	0	1	0
0	0	1	0	X
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	X
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	X
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	X
1	1	1	1	1

$$D = \sum_4(4, 7, 8, 9, 11, 12, 13, 15) + \sum_\phi(2, 6, 10, 14)$$


b) Obtención de la expresión mínima disyuntiva de la función D.

		M6 M4			
		00	01	11	10
Q30 Q10	00	0	0	0	X
	01	1	0	1	X
	11	1	1	1	X
	10	1	1	1	X

$$D = Q10 \overline{M4} + Q10 M6 + Q30$$

c) Transformación de la expresión mínima disyuntiva para su implementación mediante puertas NAND y representación del diagrama lógico.


$$D = Q10 \overline{M4} + Q10 M6 + Q30 = \overline{\overline{Q10 \overline{M4}} \cdot \overline{Q10 M6} \cdot \overline{Q30}} = \overline{Q10 \overline{M4} \cdot Q10 M6 \cdot Q30}$$



d) Transformación de la expresión mínima disyuntiva para su implementación mediante puertas NOR y representación del diagrama lógico.

$$D = Q10 \overline{M4} + Q10 \overline{M6} + Q30 = \overline{\overline{Q10} \overline{\overline{M4}}} + \overline{\overline{Q10} \overline{\overline{M6}}} + \overline{\overline{Q30}} =$$


$$= \overline{\overline{Q10} + M4} + \overline{\overline{Q10} + M6} + \overline{\overline{Q30}} = \overline{\overline{Q10} + M4} + \overline{\overline{Q10} + M6} + \overline{\overline{Q30}} = \overline{\overline{Q10} + M4} + \overline{\overline{Q10} + M6} + \overline{\overline{Q30}}$$



e) Implementación de la función D mediante un multiplexor.

$$D = \sum_4(4, 7, 8, 9, 11, 12, 13, 15) + \sum_\phi(2, 6, 10, 14)$$

		M6 M4							
Q30	Q10	000	001	010	011	100	101	110	111
		0	0	X	0	1	0	X	1
1		1	1	X	1	1	1	X	1
		Q30	Q30	1	Q30	1	Q30	1	1



f) Modelado de la función D en VHDL.

```

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY EFC_20_D IS
    PORT ( Q30 : IN STD_LOGIC;
           Q10 : IN STD_LOGIC;
           M6 : IN STD_LOGIC;
           M4 : IN STD_LOGIC;
           D : OUT STD_LOGIC);
END EFC_20_D;

ARCHITECTURE A_EFC_20_D OF EFC_20_D IS

    SIGNAL ENTRADA: STD_LOGIC_VECTOR (3 DOWNT0 0);
    SIGNAL ENTRADA_INT: INTEGER RANGE 0 TO 15;

    BEGIN

        ENTRADA <= Q30 & Q10 & M6 & M4;
        ENTRADA_INT <= CONV_INTEGER (ENTRADA);


        PROCESS (ENTRADA_INT)
        BEGIN
            CASE ENTRADA_INT IS
                WHEN 4 | 7 | 8 | 9 | 11 | 12 | 13 | 15 => D <= '1';
                WHEN OTHERS => D <= '0';
            END CASE;
        END PROCESS;

    END A_EFC_20_D;

```

Ejercicio 2

a) Diagrama de estados del sistema.



b) Tabla de estados del sistema.

q ₂	q ₁	q ₀	E	F	G	H	R	Q ₂	Q ₁	Q ₀	D ₂	D ₁	D ₀	I	D
0	0	0	0	0	0	0	X	0	0	0	0	0	0	0	0
0	0	0	1	X	X	X	X	0	0	1	0	0	1	0	0
0	0	0	X	1	X	X	X	0	1	1	0	1	1	0	0
0	0	0	X	X	1	X	X	1	0	0	1	0	0	0	0
0	0	0	X	X	X	1	X	1	1	0	1	1	0	0	0
0	0	1	X	X	X	X	0	0	1	0	0	1	0	1	0
0	0	1	X	X	X	X	1	0	0	1	0	0	1	1	0
0	1	0	X	X	X	X	0	0	1	0	0	1	0	1	0
0	1	0	X	X	X	X	1	0	0	0	0	0	0	1	0
0	1	1	X	0	X	X	X	0	0	0	0	0	0	1	0
0	1	1	X	1	X	X	X	0	1	1	0	1	1	1	0
1	0	0	X	X	X	X	0	1	0	1	1	0	1	0	1
1	0	0	X	X	X	X	1	1	0	0	1	0	0	0	1
1	0	1	X	X	X	X	0	1	0	1	1	0	1	0	1
1	0	1	X	X	X	X	1	0	0	0	0	0	0	0	1
1	1	0	X	X	X	0	X	0	0	0	0	0	0	0	1
1	1	0	X	X	X	1	X	1	1	0	1	1	0	0	1

c) Diagrama lógico del sistema.

